description
Описание вакансии
✅Разработчик ПЛИС в АНАКС.
🔷Ключевая задача:
обеспечить разработку и оптимизацию аппаратных решений, способствующих достижению высоких стандартов качества и функциональности в продуктах компании
Основные обязанности
Участие в формировании технических заданий на разработку аппаратных средств (плат, модулей, изделий)
Проектирование архитектуры цифровых устройств с использованием ПЛИС
Разработка прошивок для ПЛИС на языках VHDL / Verilog / SystemVerilog
Оптимизация и анализ прошивок, включая временной анализ (timing analysis) и ресурсную оптимизацию
Подготовка проектной и технической документации
🔷Какого кандидата мы ищем:
Знание языков описания аппаратуры: VHDL, Verilog
Опыт временного анализа (timing constraints, timing closure)
Опыт взаимодействия с API и внешними контроллерами
Знание современной элементной базы цифровой электроники
Умение читать и применять техническую документацию на английском языке
Преимуществом при отборе будет:
Опыт разработки под ПЛИС GOWIN
Опыт работы с Altera, Lattice, Microsemi
Знание SystemVerilog, AXI-интерфейсов, High-Level Synthesis (HLS)
Навыки отладки на уровне железо + прошивка + ПЛИС
Опыт работы с сетевыми интерфейсами (SATA/SAS/Ethernet/PCIe)
🔷Условия работы
Место работы: Москва,комфортный офис, расположенный в пешей доступности от ст. м. Фили, Багратионовская
График работы: 5/2 с 9:00 до 18:00
Трудоустройство по ТК РФ
Размер оклада: до 170 000 руб.
Социальный пакет
Отклики ждем
🔷Ключевая задача:
обеспечить разработку и оптимизацию аппаратных решений, способствующих достижению высоких стандартов качества и функциональности в продуктах компании
Основные обязанности
Участие в формировании технических заданий на разработку аппаратных средств (плат, модулей, изделий)
Проектирование архитектуры цифровых устройств с использованием ПЛИС
Разработка прошивок для ПЛИС на языках VHDL / Verilog / SystemVerilog
Оптимизация и анализ прошивок, включая временной анализ (timing analysis) и ресурсную оптимизацию
Подготовка проектной и технической документации
🔷Какого кандидата мы ищем:
Знание языков описания аппаратуры: VHDL, Verilog
Опыт временного анализа (timing constraints, timing closure)
Опыт взаимодействия с API и внешними контроллерами
Знание современной элементной базы цифровой электроники
Умение читать и применять техническую документацию на английском языке
Преимуществом при отборе будет:
Опыт разработки под ПЛИС GOWIN
Опыт работы с Altera, Lattice, Microsemi
Знание SystemVerilog, AXI-интерфейсов, High-Level Synthesis (HLS)
Навыки отладки на уровне железо + прошивка + ПЛИС
Опыт работы с сетевыми интерфейсами (SATA/SAS/Ethernet/PCIe)
🔷Условия работы
Место работы: Москва,комфортный офис, расположенный в пешей доступности от ст. м. Фили, Багратионовская
График работы: 5/2 с 9:00 до 18:00
Трудоустройство по ТК РФ
Размер оклада: до 170 000 руб.
Социальный пакет
Отклики ждем
tips_and_updates
Как откликнуться эффективно
- arrow_right1–2 релевантных кейса (ссылки/скриншоты)
- arrow_rightСроки и формат работы (когда на связи)
- arrow_right2–3 уточняющих вопроса по задаче
handshake
Рекомендации работодателю
- arrow_rightОпишите результат и критерии приёмки
- arrow_rightУкажите бюджет/вилку — это повышает качество откликов
- arrow_rightСразу обозначьте сроки и доступность по коммуникациям
lists
Ещё вакансии
Python Developer (Middle/Senior)
Х5-Технологии
Не указан
Array
Полная занятость
Middle Python Developer (FastAPI)
Аеза Групп
от 180 000 ₽
Array
Полная занятость
Frontend Developer (React)
Информационные Технологии
70 000 ₽ — 220 000 ₽
Array
Полная занятость
3D Visualizer (Interiors)
Олмеко
от 80 000 ₽
Array
Полная занятость
Java Developer (GitFlic)
Astra Group
от 200 000 ₽
Array
Полная занятость
2D Artist (Mobile/iGaming)
App Masters
Не указан
Array
project